
1/1 ページ





PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-256302

(43)Date of publication of application: 25.09.1998

(51)Int.Cl.

H01L 21/60

(21)Application number : 09-057610

(71)Applicant: HITACHI CABLE LTD

(22)Date of filing:

12.03.1997

(72)Inventor: MURAKAMI HAJIME


ONDA MAMORU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the bonding strength between input/output terminal electrodes and inner leads by forming an Au or Sn cover layer on these electrodes of a semiconductor chip and on the inner leads laid on a wiring substrate and forming their connections by the Au-Sn diffusion reaction.

SOLUTION: On an insulative film 7 of a polyimide resin, etc., a lead pattern are formed. An Sn or Au plating is applied to inner leads 8a and Cu wiring 8a1. A semiconductor chip 4 has bumps 4a as input/output terminal electrodes made by forming an Ni plating 4a2 on deposited Al electrodes through a metal sputtered film and forming an Au or Sn plating 4a1 on the Ni plating. Connections of the inner leads 8a with bumps 4a are formed by the Au-Sn diffusion reaction to improve the connecting strength.



LEGAL STATUS

[Date of request for examination]

15.12.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

3284916

[Date of registration]

08.03.2002

[Number of appeal against examiner's

decision of rejection

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-256302

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.6

H01L 21/60

識別記号

311.

FΙ

H01L 21/60

311R

311W

審査請求 未請求 請求項の数24 OL (全 13 頁)

(21)出願番号

特願平9-57610

(71) 出願人 000005120

日立電線株式会社

(22)出願日

平成9年(1997)3月12日

東京都千代田区丸の内二丁目1番2号

(72)発明者 村上 元

茨城県日立市助川町3丁目1番1号 日立

電線株式会社電線工場内

(72)発明者 御田 護

茨城県日立市助川町3丁目1番1号 日立

電線株式会社電線工場内


(74)代理人 弁理士 平田 忠雄

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 半導体チップの入出力端子電極と配線基板上 に形成されたインナーリードとの接続部の高い接合強度 が得られ、配線基板の引張り、曲げ等の強度および柔軟 性の向上を図ることにより、寒冷地等にも適用できる耐 環境性と、製造工程で接続不良を生じることのない信頼 性を有し、マルチチップの搭載を可能とする。

【解決手段】 TABテープ5には、デバイスホールを 設けていない絶縁性フィルム7を用い、半導体チップ4 の入出力端子電極に形成された金のバンプ4aと、錫が めっきされたインナーリード8aとを金と錫の拡散反応 によって接続する。



【特許請求の範囲】

【請求項1】半導体チップの入出力端子電極と、デバイ スホールを設けていないTABテープ、リジット配線基 板あるいはフレキシブル配線基板等の配線基板に形成さ れたインナーリードとを接続してなる半導体装置におい て、

前記入出力端子電極は、金あるいは錫の被覆層が施さ ħ.

前記インナーリードは、錫あるいは金の被覆層が施さ n.

前記入出力端子電極と前記インナーリードとの接続部 は、前記金と前記錫との拡散反応によって形成されたこ とを特徴とする半導体装置。

【請求項2】前記接続部は、少なくとも接合界面が、金 10~40重量%および錫60~90重量%の組成から なるベース金属を含む構成の請求項1記載の半導体装

【請求項3】前記入出力端子電極に施された前記金ある いは前記錫の被覆層は、前記入出力端子電極に直接、又 はニッケル,クロム, 銅等の電気めっき若しくは無電解 20 めっきによって形成されたバンプの上に、電気めっき、 無電解めっき、蒸着あるいはスパッタリングによって形 成された構成の請求項1記載の半導体装置。

【請求項4】前記インナーリードに施された前記錫ある いは前記金の被覆層は、電気めっき、無電解めっき、蒸 着あるいはスパックリングによって形成された構成の請 求項1記載の半導体装置。

【請求項5】前記金あるいは前記錫の被覆層が施された 前記入出力端子電極と、前記錫あるいは前記金の被覆層 が施された前記インナーリードとは、接続用の加熱ツー 30 ル、レーザビーム、超音波ボンディングツールによって 接続された構成の請求項1記載の半導体装置。

【請求項6】前記入出力端子電極に施される前記金ある いは前記錫は、バンプあるいは層状の形態を有し、 前記インナーリードに施される前記錫あるいは前記金 は、層状あるいはバンプの形態を有する構成の請求項1 記載の半導体装置。

【請求項7】前記入出力端子電極あるいは前記インナー リードの前記バンプは、金若しくは錫のめっきによる厚 付けによって形成し、又は金以外の金属若しくは耐熱性 40 の有機材料によって突起を形成し、前記突起の上に前記 金若しくは前記錫の被覆層を施して形成した構成の請求 項6記載の半導体装置。

【請求項8】前記インナーリード側の前記バンプは、銅 配線のエッチング加工、銅、クロム、ニッケル等の電気 めっき、あるいは無電解めっきによって形成した構成の 請求項6記載の半導体装置。

【請求項9】前記接合界面は、金10~40重量%、錫 重量60~90%の他に微量の添加元素として鉛1.0 重量%以下を含む構成の請求項2記載の半導体装置。

【請求項10】前記接合界面は、金10~40重量%、 錫重量60~90%の他に接合金属母材からの拡散溶解 母材金属元素を含む構成の請求項2記載の半導体装置。

【請求項11】前記接続部は、樹脂封止された構成の請 求項1記載の半導体装置。

【請求項12】前記配線基板は、前記インナーリードが ベース材料に接着剤を使用しないで直接形成された構成 を有する請求項1記載の半導体装置。

【請求項13】前記配線基板は、銅配線ガラスエポキシ 10 基板、銅配線ガラスポリイミド基板、銅配線BTレジ ン、銅配線フッ素樹脂基板、銅配線アラミド基板、銅配 線セラミック基板、銅配線若しくはチタンオキサイド (TIO) 配線のガラス基板、銅配線ポリイミドフィル ム、あるいは銅配線ガラスエポキシフィルムから構成さ れた請求項1記載の半導体装置。

【請求項14】前記配線基板は、電解銅箔、圧延銅箔等 をベース板にラミネートし、ホトケミカルエッチング法 によって配線形成した後、金、錫あるいはこれらに鉛を 微量含有させた金属をめっきした銅配線を有する構成の 請求項1記載の半導体装置。

【請求項15】前記配線基板は、電解銅箔、圧延銅箔等 をベース板にラミネートし、ホトケミカルエッチング法 で配線形成した後、ニッケル等の下地めっきを施し、そ の上に金をめっきした構成の請求項1記載の半導体装

【請求項16】半導体チップの入出力端子電極と、マザ ーボードなる配線基板に形成されたリードとを接続して なる半導体装置において、

前記入出力端子電極は、金あるいは錫の被覆層が施さ

前記リードは、錫あるいは金の被覆層が施され、 前記入出力端子電極と前記リードとの接続部は、前記金 と前記錫との拡散反応によって形成されたことを特徴と する半導体装置。

【請求項17】半導体チップの入出力端子電極と、デバ イスホールを設けていないTABテープ、リジット配線 基板あるいはフレキシブル配線基板等のインターポーザ となる配線基板に形成されたインナーリードとを接続 し、前記インターポーザとなる配線基板のリードをマザ ーボードとなる配線基板に形成されたリードに接続して なる半導体装置において、

前記入出力端子電極は、金あるいは錫の被覆層が施さ れ、

前記インナーリードは、錫あるいは金の被覆層が施さ

前記入出力端子電極と前記リードとの接続部は、前記金 と前記錫との拡散反応によって形成され、

前記インターポーザおよびマザーボートとなる配線基板 はボールグリッドアレイによって接続された構成を有す 50 ることを特徴とする半導体装置。

【請求項18】半導体チップの入出力端子電極と、デバイスホールを設けていないTABテープあるいはフレキシブル配線基板に形成されたインナーリードとを接続してなる半導体装置において、

11

前記入出力端子電極は、金あるいは錫の被覆層が施され、前記インナーリードは、錫あるいは金の被覆層が施され

前記入出力端子電極と前記リードとの接続部は、前記金 と前記錫との拡散反応によって形成され、

前記デバイスホールを設けていないTABテープあるい 10 はフレキシブル配線基板は、液晶基板に接続されて前記 半導チップを液晶用駆動回路として構成したことを特徴 とする半導体装置。

【請求項19】半導体チップの入出力端子電極と、デバイスホールを設けていないガラス配線基板に形成された リードとを接続してなる半導体装置において、

前記入出力端子電極は、金あるいは錫の被覆層が施され、

前記リードは、錫あるいは金の被覆層が施され、 前記入出力端子電極と前記リードとの接続部は、前記金 と前記錫との拡散反応によって形成されたことを特徴と する半導体装置。

【請求項20】半導体チップの入出力端子電極と、デバイスホールを設けていないTABテープ、リジット配線 基板あるいはフレキシブル配線基板等の配線基板に形成 されたインナーリードとを接続してなる半導体装置の製 造方法において、

前記入出力端子電極に金あるいは錫の被覆層を施し、 前記インナーリードに錫あるいは金の被覆層を施し、 前記金あるいは前記錫の被覆層が施こされた前記入出力 30 端子電極と前記錫あるいは前記金の被覆層が施こされた 前記インナーリードとを前記金と前記錫との拡散反応に よって接続することを特徴とする半導体装置の製造方 法。

【請求項21】前記金あるいは前記錫の被覆層が施こされた前記入出力端子電極と前記錫あるいは前記金の被覆層が施こされた前記インナーリードとの接続は、その接続部の少なくとも接合界面が、金10~40重量%および錫60~90重量%の組成からなるベース金属を含むように行う構成の請求項20記載の半導体装置の製造方40法。

【請求項22】前記入出力端子電極に施された前記金あるいは前記錫の被覆層は、前記入出力端子電極に直接、 又はニッケル,クロム,銅等の電気めっき若しくは無電解めっきによって形成されたバンプの上に、電気めっき、無電解めっき、蒸着あるいはスパッタリングによって形成された構成の請求項20記載の半導体装置の製造方法。

【請求項23】前記インナーリードに施された前記錫あるいは前記金の被覆層は、電気めっき、無電解めっき、

蒸着あるいはスパックリングによって形成された構成の 請求項20記載の半導体装置の製造方法。

【請求項24】前記金あるいは前記錫の被覆層が施された前記入出力端子電極と、前記錫あるいは前記金の被覆層が施された前記インナーリードとの接続は、接続用の加熱ツール、レーザビーム、超音波ボンディングツールによって行われた構成の請求項20記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技衝分野】本発明は、半導体チップの入出力端子電極と中継基板(インターポーザ)となるTAB(Tape Automated Bonding)テープ上のインナーリード、あるいはマザーボード等の配線基板上に形成された配線層とを金錫の合金によって接続する半導体装置およびその製造方法に関する。

[0002]

【従来の技術】図7は、第1の従来例としてTCP(Ta pe Carrier Package) 構造の半導体装置を示す。この半 導体装置1は、マザーボード2にTCP3を搭載した構 造を有している。TCP3は、半導体チップ4を中継基 板となるTABテープ5に搭載し、その周辺を封止樹脂 6によってパッケージした構成となっている。TABテ ープ5は、半導体チップ4の搭載のために四角形のデバ イスホール7aが形成されたポリイミド樹脂等からなる 絶縁性フィルム7と、インナーリード8aおよびアウタ ーリード8 b が形成されたリード8 とから構成されてい る。そして、絶縁性フィルム7とリード8とはエポキシ 樹脂等の熱硬化性樹脂接着剤からなる接着剤層によって 接着され、半導体チップ4は、TABテープ5のデバイ スホール7 a でインナーリード8 a に接続され、アウタ ーリード8bによってマザーボード2上の配線パターン 2 a に接続されている。このTCP構造の半導体装置1 の製造方法を以下に説明する。

【0003】半導体チップ4は、通常、100から500ピン程度の入出力端子電極を備えており、各入出力端子電極に突起状のバンプ4aを形成する。これはインナーリード8aとの接続を容易にし、かつ接続の信頼性を高めるのが目的である。バンプ4aは、通常、金の20 μ m程度の厚さの電気めっきによって形成される。

【0004】リード8は、絶縁性フィルム7に接着した 銅箔をホトケミカルエッチング法により所定のパターン でエッチングし、その後、無電解錫めっきを0.3~ 0.5μ mの厚さに施して形成される。

【0005】次に、インナーリード8aの先端と金のバンプ4aとを、ツール温度(接合温度)が500℃の加熱ツール(接合ツール)を用いて接続する。これは金と錫の平衡状態図における、金90重量%(残り錫)の共晶組成の融点285℃を利用し、かつ、2秒程度の短時間で接続するためである。450~500℃のツール温

度では、金90重量%(残り錫)の共晶組成の反応層が接合界面に厚く成長して、強固な接合が行われる。このため、この接合系では、500℃付近の温度を設定せざるを得ないが、この温度は230℃程度のガラス転移点(以下、単にTgという。)を持つ絶縁性フィルム7にとっては、非常に高温である。しかし、インナーリード8aがデバイスホール7aに突き出しており、また接合時間が2秒程度のため、絶縁性フィルム7が焼損されずに耐えているものである。

【0006】半導体チップ4とインナーリード8aとの 10接合方式には、入出力端子電極の全ピンを同時に2秒程度の短時間で一括して接合する一括接合方式と、インナーリード8aの1本1本を0.2秒/リード程度で接合するシングルポイントボンディング方式とがある。シングルポイントボンディング方式は、500ピンの場合に100秒程度必要になって接合時間が長くなるため、量産ではあまり多くは使用されていない。

【0007】また、アウターリード8bは、マザーボード2の方向に曲げ成形してから、37Pb-63Snの共晶はんだペースト印刷リフロー法などによって、マザーボード2の配線パターン2aに接続される。このようにしてTCP構造の半導体装置1が製造される。

【0008】図8は、第2の従来例としてTAB構造の 半導体装置を示す。この半導体装置1は、中継基板とな るTABテープ5に半導体チップ4を搭載し、例えばL CD(液晶表示)パネル用としたものである。各チップ 単位で切断されたTABテープ5は、LCDパネル用の マザーボードに搭載され、ドライバーICである半導体 チップ4から信号を出力してLCDパネルの表示素子を オンオフしてバックライトを透過あるいは遮断する駆動 が行われる。TABテープ5は、ポリイミド樹脂等から なる絶縁性フィルム7上に、インナーリード8 a および アウターリード8 b を含むリード8を形成したものであ る。絶縁性フィルム7は、半導体チップ4を接続するた めの四角形のデバイスホール7aと、TABテープ5の 切断ラインに沿って設けられたアウターリードホール7 bと、両側に設けられた送り穴7cとを備えている。そ して、図7で説明したのと同様に、絶縁性フィルム7と リード8とは接着剤層によって接続され、インナーリー ド8aの先端と金のバンプ4aとは、図7で説明したの 40 と同様に、接合温度450~500℃の接合ツールを用 いて接続される。

【0009】また、第3の従来例として、ガラスエポキシ樹脂等の有機材料からなる配線基板にTCPを介さずにベアチップ(パッケージされていない半導体チップ)で直接搭載する半導体装置がある。この半導体装置の場合、配線基板の裏面から接合ツールを当てて半導体チップの入出力端子電極のバンプと配線基板上に形成されたインナーリードとを接続する。この接続には、通常、配線基板の耐熱性を考慮して共晶はんだ(37Pb-63 50

Sn)が多く用いられ、この共晶組成の融点の180℃で加熱接続しているので、ガラスエポキシ樹脂等の有機材料を損傷させることはない。しかし、耐熱温度が180℃と低いことが問題とされる。また、はんだの150℃以上の温度での結晶粒の粗大化による脆化の問題があって、信頼性の点から150℃以上の温度では使用できない。

6

[0010]

【発明が解決しようとする課題】しかし、第1の従来例によると、インナーリード8aと半導体チップ4の入出力端子電極に設けたバンプ4aとを接続するときの接合温度が高いため、以下の種々の問題を生じている。

【0011】(1) デバイスホール7aが必要となり、コ スト高を招き、絶縁性フィルム7の強度が低下する。半 導体チップ4とインナーリード8 a の接合温度が高いた め、インナーリード8 a をデバイスホール7 a に突き出 して接続する必要があり、このためにデバイスホール7 a が絶対に必要な構造になっている。もしデバイスホー ル7aを形成せずに、直接絶縁性フィルム7上のリード 8のインナーリード8 a に半導体チップ4のバンプ4 a を当てて、450~500℃の接合ツールによって接続 した場合には、ポリイミド樹脂からなる絶縁性フィルム 7が焼けて炭化してしまい、TCP3を信頼性良く製造 することが不可能である。このデバイスホール7aは、 接着剤付きの絶縁性フィルム7にパンチング抜き金型に よって加工されるが、金型の高価なことの他に、フィル ム7に穴加工するため、フィルム7の引張り強度、曲げ 強度が低下する等の問題がある。

【0012】(2)接合温度、接合時間の厳格な管理が必要となる。前述の如く接合ツールの温度が高いため、デバイスホール7aを設けてインナーリード8aを形成しても、銅からなるインナーリード8aの熱伝導性が良いことから、接続を十分にしようとして温度を500℃より少し高くしたり、あるいは時間を少し長くすると、インナーリード8aを介して熱が伝導し、絶縁性フィルム7と接着剤が焼けて炭化する問題がある。接着剤は通常エポキシ樹脂系であるが、Tgは170℃程度であり、ポリイミド樹脂よりなお耐熱性に劣り、高温接合の接着剤としてはなお問題がある。また、接着剤の損傷の問題から接合時間を短く設定すると、接合不良を起こして所定の接合強度が得られない問題もある。

【0013】(3) 接合ツールに高い平坦度が必要となる。ツール温度450~500℃の接合ツールの設計は、非常に高度の技術が要求される。すなわち一括接合方式においては、半導体チップ4の破壊の問題から接合ツールの平坦度が非常に重要であるが、450~500℃では熱膨張の影響が非常に大きく、この温度での平坦性の維持には、相当の加工ノウハウが必要とされている。ツールの平坦度が悪いと、半導体チップ4に不均一な応力が加わり、しばしばチップ4の破壊が起こる。通

常1μm以下のツール平坦度が要求され、チップ4直下 のステージにも熱が伝わるため、ステージの平坦度調整 も必要となるため、この場合のツールとチップ4直下の ステージも含めたコストは、非常に高価となる。また、 ツール温度が非常に高いことから、周辺の機械的精度を 維持するため、機械部品の板厚を厚く設計する等によっ て接合機の価格全体をコスト高にしている。

【0014】(4) 配線切れにより信頼性が低下する。デ バイスホール7 a を設けてインナーリード8 a を形成す ると、インナーリード8 a の真下にはフィルム7がない ため、インナーリード8 a はリードの片方だけが支えら れた突き出し形状になる。このリード8 a は先端が非常 に曲がりやすい。これによるバンプ4aとの位置合せに おける不整合などの問題の他、リード8aの破断や、接 合後の樹脂封止までの間の搬送における取扱時に、半導 体チップ4との接合部分の剥がれなどが生じ、信頼性を 低下させる問題が発生している。

【0015】(5) 温度サイクルの信頼性が低下する。通 常の半導体装置は、-55~150℃の温度サイクル試 験を行って寒冷地帯における信頼性を保証している。従 20 来の構造では、この温度サイクル試験で突き出し形状の インナーリード8aが熱応力によって張力を受ける。す なわち、半導体チップ4の熱膨張係数は3PPM/℃で あり、また絶縁性フィルム7のポリイミド樹脂の熱膨張 係数は20PPM/℃であることから、中間に介在する 銅のインナーリード8 a は温度サイクル試験において応 力の集中点になる。通常この温度サイクル試験において は1000サイクル程度の信頼性が要求されており、こ のために、封止樹脂6で周辺を固める手法が用いられて いる。しかしこの封止樹脂6にも限界があり、封止樹脂 30 6の塗布量が薄かったりすると、インナーリード8aの 破断が同様に発生している。

【0016】(6) マルチチップの搭載が不可能である。 従来の構造では、1つのTABテープ5に搭載する半導 体チップ4の数は、1個に限定される。理由はデバイス ホール7 a が必要なことによっている。すなわち、デバ イスホール7aを複数設けて複数のチップ4を搭載する と、フィルム7が弱くなることと、複数のチップ4を接 合している間に、既にチップ4に接合したインナーリー ド8aがハンドリング時に破断する等の問題からであ る。また、複数のチップ4を搭載すると、デバイスホー ル7aの抜き金型がさらに高価になる問題もある。この ため、1個の半導体チップ4の搭載が限界であり、マル チチップモジュールなどの高密度フレキシブル配線基板 が製造できない問題がある。このため、図7に示すよう に、マザーボード2に対してTCP3を1個単位で搭載 している。従って、マルチチップにする場合には、この 形で複数の半導体チップ4をマザーボード2に搭載しな ければならず、この分システム構成価格が高くなる。

リード8aとバンプ4aとの接合温度が高いことと、絶 縁性フィルム7がデバイスホール7aを有していること から、上述したのと同様の問題がある。

R

【0018】また、第3の従来例によると、ベアチップ の搭載が難しいという問題がある。すなわち、有機材料 からなる配線基板に対して、TCPを介さずにベアチッ プで直接搭載した半導体装置の場合は、共晶はんだ(3 7 P b − 6 3 S n)接続が用いられているため、前述の 温度サイクル試験、および150℃の高温保持試験での 信頼性の低下が問題になっている。また、他の部品との 混載の場合にはんだペースト印刷リフロー搭載の温度2 50℃に耐えられないため、ベアチップの脱落などの問 題が起こっている。これらの問題を以下にまとめる。

(i) 共晶はんだの融点が180℃と低いために、高温雰 囲気で接続が離れる。このため、接続後、接合界面に樹 脂を充填するなどの処置が必要となる。

(ii) 150℃以上の高温雰囲気の信頼性試験において、 はんだの共晶組織の粗大化、酸化が生じ接続強度が低下 し、通常150℃では200時間しかもたない。

(iii) フィルムの上に半導体チップを接続したフレキシ ブル配線基板をさらにマザーボードに搭載する場合に通 常230~250℃の温度のはんだリフロー炉が用いら れるが、この温度では接続部が剥離する。

(iv) 共晶はんだ (37Pb-63Sn) 接続は、はんだ の流れ性が良いために、配線間の短絡が生じやすく微細 接続が難しい。

【0019】また、第1~第3の従来例によると、柔軟 性が劣るという問題がある。すなわち、TABテープ5 は、接着剤層を有し、その厚さは、通常、20 μm程度 あり、この分TABテープ5全体の厚さが厚くなるとと もに、接着剤層は、曲げ弾性係数が高いエポキシ樹脂等 の熱硬化樹脂接着剤からなるため、自由に屈曲すること ができず、柔軟性が劣る。近年、ますます携帯電話など の民生電子機器の小形化が要求されており、自由に折曲 げられるフレキシブル配線基板等が強く求められている 中にあって、この問題は非常に重要である。

【0020】従って、本発明の目的は、半導体チップの 入出力端子電極と配線基板上に形成されたインナーリー ドとの接続部の高い接合強度が得られ、配線基板の引張 り、曲げ等の強度および柔軟性の向上を図ることによ り、寒冷地等にも適用できる耐環境性と、製造工程で接 続不良を生じることのない信頼性を有し、マルチチップ の搭載が可能な半導体装置およびその製造方法を提供す ることにある。

[0021]

40

【課題を解決するための手段】本発明は、上記目的を達 成するため、半導体チップの入出力端子電極と、デバイ スホールを設けていないTABテープ、リジット配線基 板あるいはフレキシブル配線基板等の配線基板に形成さ 【0017】また、第2の従来例においても、インナー 50 れたインナーリードとを接続してなる半導体装置におい

て、前記入出力端子電極は、金あるいは錫の被覆層が施 され、前記インナーリードは、錫あるいは金の被覆層が 施され、前記入出力端子電極と前記インナーリードとの 接続部は、前記金と前記錫との拡散反応によって形成さ れたことを特徴とする半導体装置を提供する。本発明 は、上記の目的を達成するため、半導体チップの入出力 端子電極と、マザーボードなる配線基板に形成されたリ ードとを接続してなる半導体装置において、前記入出力 端子電極は、金あるいは錫の被覆層が施され、前記リー ドは、錫あるいは金の被覆層が施され、前記入出力端子 電極と前記リードとの接続部は、前記金と前記錫との拡 散反応によって形成されたことを特徴とする半導体装置 を提供する。本発明は、上記の目的を達成するため、半 導体チップの入出力端子電極と、デバイスホールを設け ていないTABテープ、リジット配線基板あるいはフレ キシブル配線基板等のインターポーザとなる配線基板に 形成されたインナーリードとを接続し、前記インターポ ーザとなる、配線基板のリードをマザーボードとなる配 線基板に形成されたリードに接続してなる半導体装置に おいて、前記入出力端子電極は、金あるいは錫の被覆層 が施され、前記インナーリードは、錫あるいは金の被覆 層が施され、前記入出力端子電極と前記リードとの接続 部は、前記金と前記錫との拡散反応によって形成され、 前記インターポーザおよびマザーボートとなる配線基板 はボールグリッドアレイによって接続された構成を有す ることを特徴とする半導体装置を提供する。本発明は、 上記の目的を達成するため、半導体チップの入出力端子 電極と、デバイスホールを設けていないフレキシブル配 線基板に形成されたインナーリードとを接続してなる半 導体装置において、前記入出力端子電極は、金あるいは 30 錫の被覆層が施され、前記インナーリードは、錫あるい は金の被覆層が施され、前記入出力端子電極と前記リー ドとの接続部は、前記金と前記錫との拡散反応によって 形成され、前記フレキシブル配線基板は、液晶基板に接 続されて前記半導チップを液晶用駆動回路として構成し たことを特徴とする半導体装置を提供する。本発明は、 上記の目的を達成するため、半導体チップの入出力端子 電極と、デバイスホールを設けていないガラス配線基板 等の配線基板に形成されたリードとを接続してなる半導 体装置において、前記入出力端子電極は、金あるいは錫 40 の被覆層が施され、前記リードは、錫あるいは金の被覆 層が施され、前記入出力端子電極と前記リードとの接続 部は、前記金と前記錫との拡散反応によって形成された ことを特徴とする半導体装置を提供する。

【0022】本発明は、上記目的を達成するため、半導体チップの入出力端子電極と、デバイスホールを設けていないTABテープ、リジット配線基板あるいはフレキシブル配線基板に形成されたインナーリードとを接続してなる半導体装置の製造方法において、前記入出力端子電極に金あるいは錫の被覆層を施し、前記インナーリー 50

ドに錫あるいは金の被覆層を施し、前記金あるいは前記 錫の被覆層が施こされた前記入出力端子電極と前記錫あ るいは前記金の被覆層が施こされた前記インナーリード とを前記金と前記錫との拡散反応によって接続すること を特徴とする半導体装置の製造方法を提供する。

[0023]

【発明の実施の形態】図1は、本発明の第1の実施の形 態に係る半導体装置を示す。この半導体装置1は、中継 基板となるTABテープ5に半導体チップ4を搭載し、 例えば、LCDパネル用のTAB構造としたものであ る。TABテープ5は、デバイスホールを設けておら ず、図8で説明したのと同様に、40~50μmの厚さ のポリイミド樹脂等からなる絶縁性フィルム7上に、1 8~25μmの厚さの銅からなるインナーリード8aお よびアウターリード8 b を含むリード8を形成したもの である。絶縁性フィルム7は、TABテープ5の切断位 置に設けられたアウターリードホール7 b と、両側に設 けられた送り穴7cとを備えている。リード8は、絶縁 性フィルム7に接着剤層を介さずに形成される。半導体 チップ4の入出力端子電極は、バンプ4aを下側にして 絶縁性フィルム7上のインナーリード8 a の先端上に配 置し、絶縁性フィルム7の裏面から加熱・加圧ツール (接合ツール)を当てて接続される。

【0024】インナーリード8aとバンプ4aとは、絶縁性フィルム7の裏面から接合ツールを当てて接続できるようにするため、ツール温度が250℃以下で接続できる接合構造、すなわち、錫の組成比率が60~90重量%(金10重量%~40重量%)と錫の比率を高くした金/錫の接続構造とした。

【0025】図2(a)、(b) は、半導体チップ4のバンプ4 a とインナーリード8 a の接続する直前の状態を示す。絶縁性フィルム7上に形成されたリード8のパターン、およびリード8のインナーリード8 a には、銅配線8 a の上に0.75~1.5 μ mの錫めっき8 μ を施している。

【0026】図2(a) の半導体チップ4は、アルミ蒸着電極 (図示せず) の上に後述する適当な金属のスパッタ膜を介して施された $10\sim20\mu$ m厚さの金めっきによって形成されたバンプ4aを示し、図2(b) の半導体チップ4は、アルミ蒸着電極 (図示せず) の上に後述する適当な金属のスパッタ膜を介して施されたニッケルなどの安価なめっき 4α の上に、 $0.3\sim1.5\mu$ m厚さの金めっき 4α を施して形成されたバンプ4aを示している。

【0027】この接続構造によって、錫の融点は232 ℃であることから、250℃以下のツール温度で接続が 可能である。この接続に要する時間はおよそ5秒以内で あり、また、半導体入出力端子数が500ピン相当のチップ4でも5秒以内の時間で接続できる。

【0028】図3は、バンプ4aとインナーリード8a

との接合界面の状態を示す。接続部9は金と錫の反応溶融層のはみ出し部分(「フィレット」という。)9aと、接合界面9bとからなっている。この接続部9を調査した結果、フィレット9aは第1共晶点(融点217℃)の組成を中心とした、金5~20重量%(残り錫)の組成からなっており、接合界面9bは金20~40重量%(残り錫)の組成からなっており、接合界面9bは金20~40重量%(残り錫)の組成からなっていることが判明した。これは低融点の金錫反応組成物が荷重を加えた接合ツールの影響で外側に排除され、その後接合界面9bに残った溶融層の中に金が拡散して形成されたものと考えられた溶融層の中に金が拡散して形成されたものと考えられた溶融層の中に金が拡散して形成されたものと考えられた溶融層の中に金が拡散して形成されたものと考えられた溶融層の中に金が拡散して形成されたものと考えられた容融層の中に金が拡散して形成されたものと考えられた容融層の中に金が拡散して形成されたものと考えられた容融層の中に金が拡散して形成されたものと考えられた容融層の特合強度が高いことから、300℃の耐熱温度を持っている。また、外側のフィレット9aは、側面をカバーしているため、217℃以下の温度での接合強度の機機的補強の役目を持っている。

【0029】図2(b) のニッケルのめっき層4₂ は、銅めっき、クロムめっき等によって置換されてもよい。しかし、金と錫の反応のための最小限の金の厚さが必要である。例えば、錫めっきの厚さが0. $75\sim1$. 5μ m の場合には金の厚さは1. 0μ m程度が好ましい。

【0030】上記第1の実施の形態によれば、接合温度 20 が低下したことにより以下の効果が得られる。

- (1) デバイスホールを設ける必要がないため、そのため の金型が不要となり、コスト低減が図れ、絶縁性フィル ム7の引張り強度、曲げ強度が向上する。
- (2) 接合温度,接合時間の管理が容易になる。
- (3) 接合ツールの平坦度を低くすることが可能になる。
- (4) インナーリード8 a は、突き出し形状ではなくなるので、バンプ4 a との位置ずれによる配線切れが起こり難くなる。
- (5) 温度サイクルの信頼性が向上する。すなわち、インナーリード8aの真下にフィルム7があるため、インナーリード8aに直接に応力が集中することがなく、温度サイクルの信頼性に優れる。さらに接合構造が金と錫であるため、融点が217℃と高く(40重量%Pb-Snの180℃より十分高い)、大気中150℃の通常の高温保持試験に於ける1000時間(接合部が破断しないこと、電気的な接続が維持されていること)の要求に十分に耐え得る。
- (6) マルチチップの搭載が可能になる。すなわち、絶縁性フィルム7はデバイスホールを有していないため、平 40 坦なフィルム7上を自由に配線でき、マルチチップ配線搭載の自由度が高い。従って、搭載したチップ4の直下にも配線を引き回すことができるため、配線長が短くなり、かつ、配線引き回し面積が大きいため、配線基板面積の縮小が可能で、電子機器の小型化に貢献できる。(7) ベアチップの搭載が可能になる。

【0031】上記の効果の他、TABテープ5から接着 剤層を排除したので、TABテープ5全体の厚さが減少 し、屈曲性の向上を図れる。

【0032】図4は、本発明の第2の実施の形態に係る 50

半導体装置を示す。なお、同図は、半導体チップ4とフレキシブル配線基板5との接続前の状態を示している。この半導体装置1は、パッケージを半導体チップ4と同サイズとしたチップサイズパッケージ(CSP; Chip Size Package)の構造を有している。ここでは、半導体チップ4を搭載する配線基板としてフレキシブル配線基板5を用い、チップ4直下に配置し、チップ4のバンプ4aの内側にインナーリード8aを引き込み、さらにビアホール51を介して下側配線に導通させて、下側配線の端子にボール54を形成している。バンプ4aとインナーリード8aとは、第1の実施の形態と同様の方法で接続される。近年、この小型パッケージの実用化が携帯電話などの携帯電子機器用途向けに急激に進んでいる。【0033】ビアホール51は、通常、50μm程度の厚さのポリイミド樹脂等の薄い絶縁材料からなるフィー

厚さのポリイミド商脂等の薄い絶縁材料からなるフィルムに対して、炭酸ガスレーザ等によって直径0.05~0.3mm程度の穴を空けてから銅めっきをし、パターンを形成して製作される。 【0034】ボール54は、マザーボード搭載用の端子

【0034】ボール54は、マザーボード搭載用の端子としての役目を持ち、この構造はBGA (Ball Grid Array)と呼ばれる。また、ボール54には、通常、37Pb-63Snの共晶組成のはんだボールが用いられる。

【0035】上記第2の実施の形態によれば、以下の効果が得られる。

- (1) フレキシブル配線基板 5 が非常に柔軟であるため、マザーボードに搭載したときに、チップ 4 とマザーボード間の熱膨張係数差によって発生する熱応力を吸収し、 $(-55\sim150\,^\circ\text{C})\times1000$ サイクル以上の温度サイクルに対して信頼性の向上が図れる。
- (2) 構造が簡単で、製造プロセスが簡略であるため、C SPを容易かつ安価に製造することができる。
- (3) 接合温度を250℃以下にすることによって、有機 材料へのベアチップの搭載が可能になる。
- (4) デバイスホールが不要なので、柔軟性が向上する。
- (5) 従来、導電性ペーストによる場合は、1.3 mmピッチが限界であるが、金錫接合によって0.06 mmピッチの半導体電極を接続して外部に端子を導出できる。

[0036]

【実施例】

(第1の実施例) この第1の実施例は、図1より図3の第1の実施の形態に対応するものであり、半導体チップ4は、13mm角のチップサイズを有し、各辺に125ピン、計500ピンの入出力端子電極を備えたものを用いる。この入出力端子電極は、0.08mm角の電極形状を有し、0.1mmピッチで配列されている。この第1の実施例の製造方法を以下に説明する。

【0037】まず、入出力端子電極に金のバンプ4aを 形成する(図2(a))。入出力端子電極には半導体回路 形成プロセスでアルミ蒸着が施されているため、この上

様子が伺える。

に直接金めっきができないことから、Ti, Cr, Cu, Niのスパッタ膜を50オングストロームの厚さで順次施した後、金の電気めっきを 20μ mの厚さで行い、バンプ4aを形成した。

【0038】一方、バンプ4aと接続するフレキシブル 配線基板5を次の手順で準備した。絶縁性フィルム7 に、40μmの厚さ、70mm幅のポリイミド樹脂(宇 部興産製ユーピレックス)を用い、この絶縁性フィルム 7の上にTiのスパッタ(50オングストロームの厚 さ)によって全面下地層を形成し、その上に銅の蒸着を 3 μ mの厚さで施した。蒸着に用いた銅の蒸着原料の純 度は99.999%である。6N (Six Nine) の高純 度銅を用いることによって、特開平2-10845号公 報に示されているように、後続のホトケミカルエッチン グにおいて、50μmピッチの微細配線が形成しやすく なる。これは、銅の純度が高いことで銅の組織欠陥が少 なく、ホトケミカルエッチングによる配線形成時に、エ ッチングされたパターンの表面と側面が平滑であり、全 長にわたって均一な幅のパターンが形成され、このため に配線切れなどの欠陥ができにくいからである。また、 パターンが平滑であることから、錫めっきなどの表面め っき加工において、異常析出が起こりにくく、パターン の短絡が発生しにくいと考えられている。

【0039】次に、この70mm幅の銅の片面蒸着フィルム7を材料としてTABテープ製造ラインを用いてリード8を形成した。リード8には図1に示すように、半導体チップ4の入出力端子電極の位置に相当する部分に、0.1mmの等ピッチで、半導体チップ4から信号を引き出すためのインナーリード8 a を形成した。インナーリード8 a の配線の幅は0.06mmであり、間隔は0.04mmである(合計ピッチ0.1mm)。また最終的にこのリード8のインナーリード8 a およびリード8の全体に対して1.0 μ mの電気錫めっきを施した。これによって半導体チップ4の入出力端子電極と接続できるフレキシブル配線基板5が完成した。

【0040】次に、フレキシブル配線基板5と半導体チップ4との接続を半導体チップマウンター(フリップチップマウンターと称せられ、ベアチップを基板に位置認識しながら搭載する装置)を用いて次のように行った。マウンターのステージに対してフレキシブル配線基板5をパターンを上にして配置し、この上から半導体チップ4を入出力端子電極を下にして位置合せしながら搭載し、その状態で接合ツールを用いて接続を行った。接合ツールは、半導体チップ4を吸い上げて位置合せする位置座標まで移動しそのまま温度が上昇して接続できる機能を持っている。ツール温度を250℃に設定し、接合時間を5秒とし、ツールの加圧力を25kg/cm²とした

【0041】上記第1の実施例によれば、上記条件で絶縁性フィルム7は熱的損傷を受けることなく接続され、

接続強度は1バンプあたり、10gfの引き剥がし強度が得られた。接合部9のEPAによる組成の分析結果では、フィレット9aは10重量%金(残り錫)であり、また接合界面9bは35.5重量%金(残り錫)であった。10重量%金はほぼ金一錫の共晶組成(融点217℃)であり、溶融した錫が金と相互拡散しながらこの組成に達し、この組成は250℃の加熱・加圧ツールでは十分液相であるため、加圧によって外部に流れ出してフィレット9aを形成し、その後残りの錫中に金がさらに拡散して、金の濃度が上昇して融点が上がり、凝固した

【0042】また、錫めっきを0.5、0.75、1.0、1.5、2.0 μ mの厚さで行って比較した結果、 $0.75\sim1.5$ μ mの範囲が最適であった。また、0.5 μ mでは引き剥がし強度が6 g f と低下した。これは、接合部9の断面を観察した結果、錫めっきが薄い場合には十分なフィレット9 a が形成されないためと判明した。また、2.0 μ mでは錫の厚さが厚すぎるため、前述のフィレット9 a の層が多くなり、隣接する入出力端子電極と短絡する問題が発生した。

【0043】接合温度は、220、230、240、250、260℃で実験したが(時間は全部5秒)、220℃では接続が行われず、230、240℃が最適であった。また260℃においても絶縁性フィルム7の熱による損傷は認められなかった。接合界面9bには配線パターンから拡散する銅が1~10重量%認められる場合がある。これは接合温度が高かったり、また時間を延長した場合に認められるが、信頼性上では何ら差が見られなかった。

【0044】(第2の実施例)この第2の実施例は、図 1より図3の第1の実施の形態に対応するものであり、 バンプ4aをニッケルめっき 4ω と金めっき 4ω との組合せで形成した(図2(b))。すなわち、金の20 μ m のめっきは高価であり、めっきに要する時間も長いため、価格の面では適切ではない。このため、ニッケルめっきを19 μ mの厚さに施してバンプ状の突起をほぼ形成させてから、金の電気めっきを1.0 μ m施して金のバンプ4aとした。この場合も錫めっきの厚さを0.5、0.75、1.0、1.5、2.0 μ mの厚さで行って比較した結果、第1の実施例と同様に、0.75~1.5 μ mの範囲が最適であった。

【0045】 (第3の実施例) この第3の実施例は、図 1より図3の第1の実施の形態に対応するものであり、図2(b) のバンプ4aの変形例である。すなわち、アルミ蒸着電極(図示せず)の上に 18μ mの電気鋼めっきを形成し、その上に、鋼の拡散バリア層として電気ニッケルを 1.0μ m厚さにめっきしてから、最上層に電気金めっきを 1.0μ m厚さで施した。結果は、第1の実施例と同様に、錫めっきの厚さが $0.75\sim1.5\mu$ m 50 が最適であった。

【0046】 (第4の実施例) この第4の実施例は、図 1より図3の第1の実施の形態に対応するものであり、 フレキシブル配線基板5のリード8を圧延銅箔を用いて 形成した。すなわち、18 µ m厚さ、99. 9999重 量%の純度のOFC (Oxygen Free Copper、酸素濃度が 0. 3 P P M以下) 銅箔を用いてこの上に N M P 溶媒 (ノナメチルピロリドン) に溶解したポリイアミック酸 を塗布して、乾燥により溶媒を蒸発除去し、かつイミド 化硬化反応により銅箔の上にポリイミド層を形成した。 一回に形成できるポリイミド膜の厚さは気泡の発生の点 10 から15μmが限界であることから、塗布、乾焼、イミ ド化を3回繰り返して銅箔付の絶縁性フィルム材を完成 させた。この第4の実施例によると、圧延銅箔の製造限 界が18μmであるため、配線ピッチとして80μm程 度が限界であることから、これ以下の微細配線の形成は 不可能であるが、連続の銅蒸着設備を要しないという効 果がある。

15

【0047】(第5の実施例)この第5の実施例では、図1より図3の第1の実施の形態に対応するものであり、フレキシブル配線基板5のリード8は、銅の蒸着膜を50オングストロームの厚さに形成した後、電気銅めっきで全体の厚さを3 μ mに形成した銅層に基づいて形成された。この第5の実施例によれば、湿式の電気めっきであるため、全体が99.999重量%の銅の薄膜は得られないが、下地が高純度銅であることから、欠陥の少ない電気銅めっき層が形成され、60 μ mピッチ程度の微細配線の形成が可能である。

【0048】 (第6の実施例) この第6の実施例では、第4の実施例の圧延銅箔にかえて99.99重量%純度、 12μ m厚さの電解銅箔を使用した。OFC銅箔と比較して純度は低いが、箔の厚さを薄くでき、第4実施例と同様に、 80μ mピッチ程度の微細配線加工が可能である。

【0049】(第7の実施例)この第7の実施例は、図4に示す第2の実施の形態に対応するものであり、半導体チップ4は、第1の実施例と同様のものを用い、また、フレキシブル配線基板5の絶縁性フィルム7も第1の実施例と同じ材料の絶縁性フィルム7を使用した。ボール54には、37Pb-63Snの共晶組成のはんだボール(直径0.3mm)を用いた。

【0050】図5は、第7の実施例の製造方法を示す。まず、図5(a) に示すように、50μmの厚さの絶縁性フィルム7の上面に高純度の銅箔50を蒸着する。次に、図5(b) に示すように、絶縁性フィルム7の下面に炭酸ガスレーザによって直径0.05mmのビアホール51を空ける。次に、図5(c) に示すように、感光性のエポキシ樹脂52を塗布する。次に、図5(d) に示すように、ビアホール51を露光して銅箔50の裏面を露出させ、裏面に無電解銅めっき53を施す。ポリイミド樹脂の絶縁性フィルム7の上に直接無電解銅めっき53を50

施したのでは密着性に劣るため、密着性に優れるエポキシ樹脂52を選定したものである。その後、図5(e)に示すように、表裏面に配線パターン50A,53Aを形成する。次に、図5(f)に示すように、裏面に形成した配線パターン53Aのボールパッド部に、37Pb-63Snの共晶組成の直径0.3mmのはんだボール54を用いてボール端子を形成した。

16

【0051】この第7の実施例では、304ピンの入出 力端子電極全部を、13mm角のチップ4の内側に格子 状に配列した。ボール端子の配置のピッチは、0.65 mmであり、またボール54の数は18×18格子配置 の324である。したがって、中央に24のダミーボー ル54を持っている。ビアホール51上の銅箔50部分 は、円形のビアパッドであり、直径0.2mmとした。 このためビアパッド間(スペース)は0.45mmとし た。この間を最外周から2番目のボールでは1本のライ ンを通す必要があり、また3番目では2本のラインを、 4番目では3本のラインを通さなければならない。最内 側の手前の6番目(中央の24個はダミーなので配線が 不要)では5本のラインを通すことになり、この部分で は0.45mmのパッド間に5本のラインが密集するの で、配線ピッチは0.45/5.5=81.0μmの微 細ピッチになる。チップ4の接続は第1の実施例と同様 の金と錫のめっき厚さの設定と接合条件で行った。

【0052】上記第7の実施例によれば、以下の効果が得られる。通常、ガラスエポキ樹脂の熱膨張係数は30PPM/℃であり、またシリコンチツプのそれは3PPM/℃である。このために、チップ4とフレキシブル配線基板5間に温度サイクル試験による応力が発生する。従来この応力による接合部の破壊を防止するために、チップ4とフレキシブル配線基板5の間に樹脂を充填する方法がとられていた。この方法では入出力端子電極のバンプ4aとインナーリード8aの破壊は防げるが、はんだボール54に応力が集中してはんだボール54が300サイクル程度で破壊する問題があった。この構造はフレキシブル配線基板5が非常に柔軟であるため、マザーボードに搭載した場合に、チップ4とマザーボード間の熱膨張係数差によって発生する熱応力を吸収し、温度サイクルに対して信頼性が高くなる。

【0053】この第7の実施例の半導体装置1を1.0mm厚さのガラスエポキシ樹脂からなるリジット配線基板(マザーボード)に搭載して温度サイクル試験を行った。なお、リジット配線基板のはんだボール54が接続される位置にパットを形成し、このパットにはんだボール54を加熱溶融接続して搭載した。-55℃×150℃で2000サイクルの温度サイクル試験を行った結果、接合部9の破壊などの損傷は認められなかった。また、接合部9の耐熱温度が300℃であることから、大気中での150℃の高温放置試験で1500時間に十分耐える耐熱性が得られた。

【0054】(第8の実施例)この第8の実施例は、図 1より図3の第1の実施の形態に対応するものであり、フレキシブル配線基板5として0.5 mm厚さで50 m m角のガラスエポキシ樹脂からなるリジット配線基板を用い、このリジット配線基板に半導体チップ4を直接第1の実施例と同様に金錫接合で搭載した。すなわち、第1の実施例と同様に、リジット配線基板の最上層にリードパターンを形成し、電気錫めつきを1.0 μ mの厚さに施した。リードは無電解銅めつきを全面に行った後、ホトケミカルエッチングによって形成し、また第1の実 10 施例と同様の方法で電気錫めつきを1.0 μ mの厚さに、施した。また、半導体チップ4の入出力端子電極との接合は第1の実施例と同様の条件で行った。

【0055】この結果、ガラスエボキシ樹脂からなるリジット配線基板はTgが170℃であり、ポリイミド樹脂と比較して耐熱性が低いが、250℃の接合ツールの接触による伝熱での配線パターンの剥離、ガラスエポキシ樹脂自体のカーボナイズなどのダメージは認められなかった。しかし、半導体チップ4の熱膨張係数は3PPM/℃であり、また、ガラスエポキシ樹脂のリジット配 20線基板のそれは15PPM/℃であることから、金錫の接合界面9bに直接応力が伝わる構造であるため、-55℃×150℃の温度サイクル試験において500時間で接続部分の10%が破壊した。

【0056】図6は、本発明の第3の実施の形態に係る 半導体装置を示し、図4と同一の部分は、同一の引用数 字で示したので重複する説明を省略する。

(第9の実施例) この第9の実施例は、図6の第3の実 施の形態に対応するものであり、第7の実施例において フレキシブル配線基板5に、絶縁性フィルム7からなる 片面配線基板を用い、この絶縁性フィルム?にビアホー ル51を形成し、そのブラインドビア(スルーホールで はなく一方向がふさがっているためにこのように呼ぶ) のリード8の片面銅箔の裏面に直接ボール54を形成す る構造である。この構造は裏面の配線が不要であるが、 ブラインドビアの内部に40Pb 重量%-Snのはんだ ボールを押し込んで形成することが重要である。適切な ビアホール51の直径とボール54の直径の選定と、ボ ール54を押し込む機構のボール搭載機の使用によって この構造が可能である。ビアホール51の直径は0.1 5 mmとして、またはんだボール 5 4 の直径は第7の実 施例と同様に 0. 3 mmとした。フレキシブル配線基板 5の厚さが 5 0 μ m と薄いので、0.3 m のボール 5 4 でもフィルム穴の銅箔裏面に接触し、はんだによる接続 が可能である。第7および8の実施例では半導体チップ 4と配線基板の間には補強樹脂の注入は行わなかった。 フレキシブル配線基板5が柔軟なためにマザーボードと 半導体チップ4間の応力をフレキシブル配線基板5が吸 収し、金錫の接合面まで応力が伝わらないためである。 試験結果、第7の実施例と同様に、温度サイクル試験を 50

満足する結果が得られた。この第9の実施例では、両面配線基板を用いないので、CSPを安価に製造できる。【0057】(第10の実施例)この第10の実施例では、第7の実施例においてフレキシブル配線基板5に0.2 μ mの厚さのガラスエポキシ樹脂からなる配線基板を用いた。この構造では、ガラスエポキシ樹脂がマザーボードと同じ材料のために熱膨張係数が同じである。このことから実質上接合界面に応力が加わらない構造であり、温度サイクル試験は第7の実施例と同様にクリアした。また第1の実施例の金錫の接合によって、大気中150 ∞ ×1500時間の高温放置に耐える信頼性を十分確保できた。

18

【0058】 (第11の実施例) この第11の実施例で は、第7の実施例においてフレキシブル配線基板5に 1.0mm厚さのアルミナセラミック配線基板を用い た。アルミナセラミックの熱膨張係数は4.5PPM/ ℃であり、半導体チップ4に近い。このため、半導体チ ップ4との接合界面への熱応力は小さいが、ガラスエポ キシ樹脂のマザーボードとの熱応力は大きくなった。こ のため温度サイクル試験で、はんだボールとマザーボー ド間で500サイクルで20%の接続不良が発生した。 【0059】(第12の実施例)この第12の実施例で は、第7の実施例においてフレキシブル配線基板5に 1.0mm厚さのガラスアラミド樹脂からなる配線基板 を用いた。アラミド樹脂はエポキシ樹脂と比較してTg が190℃と高く、耐熱性が高く、熱膨張係数は10P PM/℃とガラスエポキシと比較して若干小さい。この ため、半導体チップ4とガラスエポキシの丁度中間の熱 膨張係数をもつため、第7の実施例と同様の信頼性が得 られた。

【0060】(第13の実施例)この第13の実施例では、第1の実施例において、配線パターンの1.0μmの錫めっきを、錫中に鉛が5重量%含んだ合金めっきとした。これは錫の電気めっきの内部応力に起因するウイスカーの発生を防止するためである。錫めっきは200℃で数秒の加熱により、内部応力がなくなりウイスカーの発生はなくなるため、半導体チップ4の接合によって、ウイスカーの発生は防止できる。しかし、接合前の保管時にウイスカーの発生することがたまたま見られ、常温放置では約3週間で発生した。このため、接合作業前の対策も重要な場合には鉛の1~5重量%の添加が効果的であった。

【0061】なお、本発明は上記実施の形態および上記 実施例に限定されず、種々な実施の形態および実施例が 可能である。例えば、半導体チップ4の入出力端子電極 に錫のめっきを施し、インナーリード8aに金のめっき を施してもよい。また、バンプ4aは、クロムめっきの 上に金めっきを施してもよい。また、半導体チップ4の 入出力端子電極、およびインナーリード8aに形成され る被覆層は、電気めっき、無電解めっき、蒸着、あるい

19

はスパッタリングによって形成してもよい。また、金あ るいは錫の被覆層が施された入出力端子電極と、錫ある いは金の被覆層が施されたインナーリード8aとは、レ ーザビームや超音波ボンディングツール等によって接続 してもよい。また、入出力端子電極に施される金あるい は錫は、バンプあるいは層状の形態を有し、インナーリ ード8aに施される錫あるいは金は、層状あるいはバン プの形態を有してもよい。また、入出力端子電極、ある いはインナーリード8 a のバンプは、金若しくは錫のめ っきによる厚付けによって形成し、又は金以外の金属若 10 しくは耐熱性の有機材料によって突起を形成し、その突 起の上に金若しくは錫の被覆層を施して形成してもよ い。また、インナーリード8aのバンプは、銅配線のエ ッチング加工、銅、クロム、ニッケル等の電気めっき、 あるいは無電解めっきによって形成してもよい。また、 接合界面9bは、金10~40重量%、錫重量60~9 0%の他に微量の添加元素として鉛1.0重量%以下を 含む構成としてもよく、金10~40重量%、錫重量6 0~90%の他に接合金属母材からの拡散溶解母材金属 元素を含む構成としてもよい。また、接合部9は、樹脂 20 封止してもよい。また、配線基板は、銅配線ガラスエポ キシ基板、銅配線ガラスポリイミド基板、銅配線BTレ ジン、銅配線フッ素樹脂基板、銅配線アラミド基板、銅 配線セラミック基板、銅配線若しくはチタンオキサイド (TIO) 配線のガラス基板、銅配線ポリイミドフィル ム、あるいは銅配線ガラスエポキシフィルムから構成し てもよい。また、配線基板は、電解銅箔、圧延銅箔等を ベース板にラミネートし、ホトケミカルエッチング法に よって配線形成した後、金、錫あるいはこれらに鉛を微 量含有させた金属をめっきした銅配線を有する構成とし 30 てもよい。また、配線基板は、電解銅箔、圧延銅箔等を ベース板にラミネートし、ホトケミカルエッチング法で 配線形成した後、ニッケル等の下地めっきを施し、その 上に金をめっきした構成としてもよい。

[0062]

【発明の効果】以上説明した通り、本発明によれば、半導体チップの入出力端子電極とインナーリードとを金と錫との拡散反応によって接続しているので、その接続部の強度が高くなる。また、半導体チップを搭載する配線基板にデバイスホールを設ける必要がないため、配線基40板の引張り、曲げ等の強度が高くなり、柔軟性に優れたものとなる。このため、寒冷地等にも適用できる耐環境性と、製造工程で接続不良を生じることのない信頼性が得られ、マルチチップの搭載が可能になる。また、デバイスホールを設けるための金型が不要となるので、コスト低減を図れる。

【図面の簡単な説明】

【図1】(a) は本発明の第1の実施の形態に係る半導体

装置を示す平面図、(b) はその断面図である。

【図2】第1の実施の形態に係る半導体チップのバンプとインナーリードとの接続構造を示す断面図である。

(a) 、(b) は2種類のバンプを示す。

【図3】第1の実施の形態に係る半導体チップのバンプ とインナーリードとの接合界面の状態を示す断面図である。

【図4】本発明の第2の実施の形態に係る半導体装置を 示す断面図である。

【図5】本発明の第7の実施例に係る半導体装置の製造 方法を示す工程図である。


【図6】本発明の第3の実施の形態に係る半導体装置を 示す断面図である。

【図7】(a) は第1の従来例としてTCP構造の半導体装置を示す平面図、(b) はその断面図である。

【図8】(a) は第2の従来例としてTAB構造の半導体装置を示す平面図、(b) はその断面図である。

【符号の説明】

- 1 半導体装置
- 2 マザーボード
 - 2 a 配線パターン
 - 3 ТСР
 - 4 半導体チップ
 - 4 a バンプ
 - 4 al 金めっき
 - 42 ニッケルめっき
 - 5 中継基板
 - 5 TABテープ,フレキシブル配線基板
 - 6 封止樹脂
- 30 7 絶縁性フィルム
 - 7 a デバイスホール
 - 7b アウターリードホール
 - 7 c 送り穴
 - 8 配線層
 - 8 a インナーリード
 - 8』 銅配線
 - 842 錫めっき
 - 8 b アウターリード
 - 9 接合部
- 9a フィレット
 - 9 b 接合界面
 - 50 銅箔
 - 50A, 53A 配線パターン
 - 51 ビアホール
 - 52 エポキシ樹脂
 - 53 無電解銅めっき
 - 54 ボール



【図7】

